header
Local cover image
Local cover image
Image from OpenLibrary

Dependability of fault-tolerant fpga-based safety-critical systems / by Manar Negm-eldin Hamdy Shaker ; Supervisors Prof. Ahmed Hussein Khalil, Prof. Hassanein Hamed Amer.

By: Contributor(s): Material type: TextTextLanguage: English Summary language: English, Arabic Producer: 2024Description: 65 pages : illustrations ; 30 cm. + CDContent type:
  • text
Media type:
  • Unmediated
Carrier type:
  • volume
Other title:
  • موثوقية أنظمة السلامة الحرجة القائمة على مصفوفة البوابة المبرمجة حقليا والمقاومة للخطأ [Added title page title]
Subject(s): DDC classification:
  • 629.895
Available additional physical forms:
  • Issues also as CD.
Dissertation note: Thesis (Ph.D)-Cairo University, 2024. Summary: Field programmable gate arrays (FPGAs) are used today for a wide range of applications, including those in the automobile, space, and other industries. SEUs, or single event upsets, can be happened to FPGAs. FPGAs are now vulnerable to Multiple Event Upsets (MEUs) since transistor dimensions are continuously getting smaller. Using fault-tolerant strategies helps to solve this issue. The most popular strategies, Triple Modular Redundancy (TMR) and scrubbing, have issues. Another fault-tolerant method is called Penta Modular Redundancy (5MR). 5MR is unable to identify One failure in a module was followed by two failures, however it can withstand SEUs and MEUs. This thesis proposes modified triple duplex, hexa modular redundancy (6MR), septuble modular redundancy (7MR), and modified 6MR fault-tolerant algorithms. Xilinx tools targeting Spartan 7 device are used to estimate the values for area and power. Markov models and the SHARPE tool are used to calculate reliability.Summary: يتم حاليًا تنفيذ العديد من التطبيقات على مصفوفات البوابة المبرمجة حقليا مثل: تطبيقات السيارات والفضاء والخ. تتعرض مصفوفة البوابة المبرمجة حقليا لمضايقات حدث واحد. فى هذة الايام، بسبب الانكماش المستمر لأبعاد الترانزستور، فإن مصفوفة البوابة المبرمجة حقليا معرضة أيضًا لمضايقات الأحداث المتعددة. يتم التخفيف من حدة هذه المشكلة باستخدام أساليب متسامحة مع الأخطاء. تعد التنقية والتكرار النمطي الثلاثي أكثر الأساليب استخدامًا و لكن هذة الاساليب بها مشاكل. التكرار المعياري الخماسى هو أسلوب آخر يتسامح مع الخطأ. هذا الأسلوب يمكن أن يتسامح مع اضطرابات الحدث الواحد والاضطرابات المتعددة في الأحداث ولكنه لا يستطيع اكتشاف فشل وحدة واحدة متبوعًا بفشل مزدوج. في هذه الرسالة ، تم اقتراح أسلوب التكرار المعياري السداسي و التكرار المعياري السباعي و الثلاثي المزدوج المعدل و التكرار المعياري السداسي المعدل. يتم تقدير قيم المساحة والطاقة على Xilinx Spartan 7 باستخدام أدوات Vivado . يتم حساب الموثوقية لهذة الاساليب باستخدام أداة SHARPE و نماذج Markov
Tags from this library: No tags from this library for this title. Log in to add tags.
Star ratings
    Average rating: 0.0 (0 votes)
Holdings
Item type Current library Home library Call number Status Barcode
Thesis Thesis قاعة الرسائل الجامعية - الدور الاول المكتبة المركزبة الجديدة - جامعة القاهرة Cai01.13.08.Ph.D.2024.Ma.D (Browse shelf(Opens below)) Not for loan 01010110090447000

Thesis (Ph.D)-Cairo University, 2024.

Bibliography: pages 61-65.

Field programmable gate arrays (FPGAs) are used today for a wide range of applications, including those in the automobile, space, and other industries. SEUs, or single event upsets, can be happened to FPGAs. FPGAs are now vulnerable to Multiple Event Upsets (MEUs) since transistor dimensions are continuously getting smaller. Using fault-tolerant strategies helps to solve this issue. The most popular strategies, Triple Modular Redundancy (TMR) and scrubbing, have issues. Another fault-tolerant method is called Penta Modular Redundancy (5MR). 5MR is unable to identify One failure in a module was followed by two failures, however it can withstand SEUs and MEUs. This thesis proposes modified triple duplex, hexa modular redundancy (6MR), septuble modular redundancy (7MR), and modified 6MR fault-tolerant algorithms. Xilinx tools targeting Spartan 7 device are used to estimate the values for area and power. Markov models and the SHARPE tool are used to calculate reliability.

يتم حاليًا تنفيذ العديد من التطبيقات على مصفوفات البوابة المبرمجة حقليا مثل: تطبيقات السيارات والفضاء والخ. تتعرض مصفوفة البوابة المبرمجة حقليا لمضايقات حدث واحد. فى هذة الايام، بسبب الانكماش المستمر لأبعاد الترانزستور، فإن مصفوفة البوابة المبرمجة حقليا معرضة أيضًا لمضايقات الأحداث المتعددة. يتم التخفيف من حدة هذه المشكلة باستخدام أساليب متسامحة مع الأخطاء. تعد التنقية والتكرار النمطي الثلاثي أكثر الأساليب استخدامًا و لكن هذة الاساليب بها مشاكل. التكرار المعياري الخماسى هو أسلوب آخر يتسامح مع الخطأ. هذا الأسلوب يمكن أن يتسامح مع اضطرابات الحدث الواحد والاضطرابات المتعددة في الأحداث ولكنه لا يستطيع اكتشاف فشل وحدة واحدة متبوعًا بفشل مزدوج. في هذه الرسالة ، تم اقتراح أسلوب التكرار المعياري السداسي و التكرار المعياري السباعي و الثلاثي المزدوج المعدل و التكرار المعياري السداسي المعدل. يتم تقدير قيم المساحة والطاقة على Xilinx Spartan 7 باستخدام أدوات Vivado . يتم حساب الموثوقية لهذة الاساليب باستخدام أداة SHARPE و نماذج Markov

Issues also as CD.

Text in English and abstract in Arabic & English.

There are no comments on this title.

to post a comment.

Click on an image to view it in the image viewer

Local cover image