TY  - BOOK
AU  - Arwa Abd El-Aziz Abd El-Ghany, 
AU  - Ahmed Hussien Mohamed
AU  - Ibrahim Mohamed Qamar
TI  - A masked face detector using configurable hardware accelerator based on tiny darknet
U1  - 621.381 
PY  - 2025///
KW  - Electronics and Communications Engineering
KW  - الالكترونيات والاتصالات الكهربية
KW  - Tiny DarkNet
KW  - YOLO-v2
KW  - FPGA
KW  - Convolutional Neural Networks
KW  - Emulator
KW  - Object Detection
KW  - AI
KW  - الشبكة العصبية التلاففية
KW  - التعلم العميق
N1  - Thesis (M.Sc)-Cairo University, 2025; Bibliography: pages 92-96.; Issues also as CD
N2  - Artificial Intelligence (AI) algorithms have been shipped to many of our machines 
and equipment. As a result, there is extensive investment and much research to develop 
and enhance AI algorithms. This thesis introduces a masked face detector built on a 
configurable accelerator using Tiny DarkNet Convolutional Neural Network (CNN). In 
this work, we propose an application for example for AI, by applying many 
optimization techniques for deploying the CNN accelerator on a Field-Programmable 
Gate Array (FPGA). The proposed accelerator is deployed on a single FPGA, and it is 
designed to be configurable and reusable to build other Tiny You Only Look Once 
(YOLO) networks. The proposed accelerator achieves a total power consumption of 
4.756 W and a total inference time of 8.3 ms which achieves 120 FPS. We optimized 
resources using 16-bit fixed-point quantization, sharing memory, and applying max-
pooling on the fly.; يقترح هذا البحث كاشف الوجه المقنع المبني على مسرع قابل للتكوين باستخدام الشبكات العصبية التلاففية استنادًا على Tiny DarkNet. كما يعتبر كاشف الوجه المقنع مثال تطبيقي من آلاف تطبيقات الذكاء الاصطناعي التي أصبح يتم استخدامها يوميًا. بالإضافة إلى ذلك، نقدم في هذا البحث العديد من تقنيات التحسين لتشغيل مسرعات شبكات CNNs علىFPGA . المسرع المقترح يمكن تشغيله على FPGA واحدة، كما انه تم تصميمه بحيث يمكن إعادة إستخدامه و تكوينه لبناء شبكات أخرى منTiny YOLO . المسرع المقترح يستهلك ٤,٧٥٦ واط. وهو يعتبر تحسين في استهلاك الطاقة مقارنة بالتصميمات السابقة على الFPGA . باللإضافة إلى ذلك، تقليل الوقت الازم للأستدلال على الوجه المقنع، حيث يحتاج المسرع ٨,٣ ميلي ثانية لتحديد الهدف و بذلك يمكن تصنيف ١٢٠ إطاراً في الثانية باستخدام المسرع
ER  -