Thesis (Ph.D)-Cairo University, 2025.

Bibliography: pages 129-133.

Convolutional Neural Networks (CNNs) lie under the wide umbrella of Deep Neural Networks (DNN) whose applications are widely used for Artificial Intelligence (AI) technologies. For example, the latter are used in robotics and different applications of recognition like speech recognition and autonomous cars. Therefore, the aim of implementing the CNN is to be used in a real time application. Correspondingly, Graphics processing units (GPUs) are used but their worst disadvantage is its high power consumption, which cannot be used in daily used equipment. The target of this thesis is to solve the power consumption problem by using hardware acceleration on the Field Programmable Gate Array (FPGA), which has low power consumption, and flexible architecture. The implementation of CNN object detection model proposes the fixed point (16-bit) implementation of two applications the first is AlexNet, and the second is Tiny- Yolo-v2. Both applications are implemented using the design suite software Vivado 2020.1, provided by Xilinx for synthesis and analysis of HDL designs.
Memory hierarchy and row stationary data flow are used to target the reuse of the on chip memory more than off chip ones to lower the power consumption

تندرج الشبكات العصبية الالتفافية )CNN( تحت مظلة واسعة من الشبكات العصبية العميقة )DNN( التي تستخدم تطبيقاتها على نطاق واسع لتقنيات الذكاء الاصطناعي .)AI( على سبيل المثال ، يتم استخدامها في الروبوتات وتطبيقات مختلفة للتعرف مثل التعرف على الكلام والسيارات المستقلة. لذلك ، فإن الهدف من تنفيذ CNN هو استخدامها في تطبيق الوقت الفعلي. نتيجة لذلك ، يتم استخدام وحدات معالجة الرسومات )GPU( ولكن أسوأ عيوبها هو استهلاك الطاقة المرتفع الذي لا يمكن استخدامه في المعدات المستخدمة يوميًا.
الهدف من هذه الرسالة هو حل مشكلة استهلاك الطاقة باستخدام الدوائر القابلة لإعادة البرمجة )FPGA( التي تتميز باستهلاك منخفض
للطاقة وبنية مرنة. تطبيق CNN لنموذج اكتشاف كائن وتنفيذه بالنقطة الثابتة )16-bit( لتطبيقين ، الأول هو Net ALEX ، والثاني
هو .Tiny-Yolo-v2 يتم تنفيذ كلا التطبيقين باستخدام مجموعة برامج Suite Design 2020.1 Vivado التي تنتجها Xilinx لتوليف وتحليل تصاميم HDL و أيضا يتم استخدام التسلسل الهرمي للذاكرة وتدفق البيانات الثابتة للصف لاستهداف إعادة استخدام الذاكرة الموجودة على الرقاقة أكثر من تلك الموجودة خارج الشريحة لتقليل استهلاك الطاقة.

Issues also as CD.

Text in English and abstract in Arabic & English.